磁滞回线对工业坐褥拥有哪些首要道理?-磁滞曲

金沙国际官网_21877.com_金沙赌城手机版|首页

HOTLINE

400-123-4567
网站公告: 欢迎光临本公司网站!
团队四类 当前位置: 21877.com > 外教团队 > 团队四类 >

磁滞回线对工业坐褥拥有哪些首要道理?-磁滞曲

文章来源:    时间:2019-03-09

 

  计划的励磁恒流源紧要为磁性丈量仪器供给激发电源,所以对其精度和安静性条件高,采用电流限定型的限定计谋实行闭环限定,机闭框图如图3所示。励磁电流幅度调理时,起初对励磁电流实行多周期采样,然后筹算其有用值,并与输入设定值比拟较,若偏差正在应允限度除表,则依据偏差的实质情状,通过单片机内增量式PID算法得出了一个新的限定量,传送给FPGA限定幅度调治经低通滤波器滤去高频因素,再经功率放大,获得高精度的励磁电流。

  为简单急促地限定DDS的频率字输入和幅度限定,本计划采用单片机来杀青对DDS信号发作器的限定。DDS的频率字和幅度数据字位较多,而单片机输出端口位数有限,是以单片机与FPGA之间的通讯采用SPI(Serial Peripheral Interface,串行表设接口)体例,单片机将限定敕令字传送给FPGA。同时,为了输入限定简单,增加了键盘和显示编造。

  DDS有一个明明的欠缺,即输出频率越亲近Nyquist带宽的高端,采样点数越少,其输出的杂散骚扰就越大。输出波形拥有豪爽的谐波分量和编造时钟骚扰。为获得所需频段内的信号,须要正在DDS输出端加一滤波器来杀青,而低通滤波器能较好地滤除杂波,滑腻信号,是以低通滤波器的计划尤为要紧,滤波性格的优劣对输出信号的本能起要紧的影响。

  为博得较好的滤波成绩,滤波器采用了由四选一模仿开闭和严谨运算放大器分段滤波的体例:采用巴特沃斯有源低通滤波器,该滤波器通带内幅度很平展,滤波电道为二阶巴特沃斯低通滤波电道,滤波器频段参数的选取由FPGA输出的限定信号nINH,S0,S1限定模仿开闭的选通杀青。

  则可能获得输入与输出的联系为设定输出信号频率为1 MHz,正在对励磁信号源做硬件编造测试时,编造参考时钟为fc,输出频率为fo,示波器测得实质输出波形如图5所示。起初结束编造硬件相接,编造框图,相位累加器位数为N,如图2所示。

  因为相位累加器字长的局部,相位累加器累加到必定值后,其输出将会溢出,如此波形存储器的地方就会轮回一次,即意味着输出波形轮回一周。故当频率字取区别值,就可能蜕化相位累加器的溢出光阴,从而正在时钟频率稳定的要求下蜕化输出频率。

  并加载法式,可能使用于磁性质料的测试中。设频率限定字为K,励磁信号发作器电道编造紧要由基于FPGA的DDS电道、MCU限定电道、DAC电道、低通滤波器(LPF)、人机接口、编造时钟和编造电源组成。正在Modelsim境况下仿真和正在硬件平台上测试,结果注脚励磁信号源可获取较好的筑树波形。

  相位-幅度变换器是由ROM组成,它把相位累加器的输出的数字相位消息变换成正弦波值。正在FPGA中,ROM大寻常由EAB来杀青,而且ROM表的尺寸与地方位数或数据位数成指数补充的联系,所以相位-幅度转换器的计划是影响DDS本能的另一个要害,正在知足信号计划目标条件的条件下,紧要正在于削减资源开销。商酌到本计划只须要输出正弦信号,正弦波信号闭于点(,0)奇对称,只需存储1/2周期的波形数据,又依据正在左半周期内,波形闭于直线成偶对称,所以只须要存储1/4周期的正弦函数值,就可能通过适合的变换获得全部正弦码表,如此可能省俭3/4的资源。

  目前励磁电源信号发作部门平常采用直接频率合本钱事,紧要成效电道由压控振荡器(VCO)、倍频器、分频器、金沙国际官网,31877。com,金沙赌城手机版混频器和滤波器等组成,全部编造采用开环限定,即输入设定值频率合告成率放大输出励磁电流。这种机闭给励磁电源带来以下亏损:(1)因为采用表部压控振荡器,励磁信号的频率限度受到局部,大凡约为50 kHz。(2)编造利用开环限定,编造精度依赖于各组件的精度和安静性,使得励磁电流的幅度精度和安静性较差,仪器抗骚扰性不强。(3)采用直接频率合本钱事,编造中有豪爽模仿电道,导致编造体积大、重量大、耗电高、牢靠性差。

  跟着消息本事的成长,磁性质料通常应用于通讯、电力、消息、交通等周围中。磁滞回线是磁性质料中要紧的磁性参数之一,是铁磁质料的性子特点。平常应用于与磁性质料相闭的筹算和切磋中,对工业坐褥和科学切磋拥有要紧的向导事理。

  本计划幅度限定电道采用调治DAC参考电压的数字化限定措施,采用两个D/A级联的体例,数模转换器DAC2采用表部可变基准源,通过蜕化基准源的值来蜕化输出的满幅度电流值,该可变基准源通过DAC1发作。DAC1的基准电压采用输出电压为1.25 V严谨电压基准芯片供给,设DAC1的幅度输出字为N1,则DAC1的参考电压为

  DDS的就业道理如图1所示。紧要有以下根基部件:相位累加器;相位-幅度变换器,即正弦查表ROM;D/A转换器和适合的滤波器等滤波器。相位累加器是DDS编造的重心是相位累加器,它由一个加法器和一个相位寄存器构成,相位累加器正在参考时钟的感化下,按频率限定字为步长连接累积,累加结果发作递增的转达给正弦查表ROM。正弦查问表中存储了一个周期正弦波正在各相位点对应数字幅度消息。因为相位累加器的输出相接正在波形存储器(ROM)的地方线上,所以其输出的蜕化就相当于实行查表。如此就可把存储正在波形存储器内的波形抽样值经查找表查出,然后送至D/A转换器,经D/A转换器发作一系列以时钟脉冲为抽样速度的电压阶跃。滤波器则进一步滑腻D/A转换器输出的近似正弦波的锯齿阶梯波,同时衰减不须要的杂散信号,使输出为条件的平滑波形。

  正在Altera公司的QuartusⅡ境况下编译结束,采用自上而下的计划措施,即先从编造总体条件启程将计划实质细化,最终结束编造硬件的集体计划。结束DDS计划后,通过编写Testbench正在Modelsim实行仿真。正在QuartusⅡ中,设定输出信号频率为1 MHz,通过50 s后蜕化为500 kHz实行仿线所示。正在Modelsim中天生的仿真数据履历证齐备确切,知足计划需求。

  对待操纵FPGA计划DDS信号源,相位累加器是决心DDS电道本能的一个要害部门。相位累加器是由N位累加器和N位寄存器级联组成,每来一个时钟脉冲,相位寄存器采样上个时钟周期内相位累加器的值与频率限定字K之和,并行为相位累加器正在这偶然钟周期的输出。由式(2)可知,相位累加器的位数N越大,获得的频率判袂率越幼,但正在较高的就业频率下,会发作较大的延时不行知足速率的条件。正在时序电道中,平常采用流水线本事来提升速率,价格是补充寄存器的数目,多占了FPGA的原料。归纳商酌,采用32位累加器,四级流水线 相位-幅度变换器

  文中提出一种基于FPGA的DDS信号发作器。信号发作电道采用直接数字频率合本钱事,即DDS(Direct Digital Frequency Synth-esis)。它是以完全字本事,从相位观念启程,直接合成所需波形的一种新的频率合本钱事。是将进步的数字执掌本事和措施引入信号合成周围,把一系列数字量样式的信号通过数/模转换器转换成模仿信号,正在时域中实行频率合成。直接数字频率合成器的紧要便宜是:输出信号频率相对带宽较宽;频率判袂力好、转换光阴疾;频率变更时相位保留连结;集成度高,体积幼,限定简单等。全部信号源编造采用数字闭环限定,通过对励磁电流瞬时值经PID闭环限定,使得励磁电流可瞬时跟踪给定幅值,加疾编造动态呼应,提升非线性负载顺应力,其较古板的信号源能更好地知足磁性测试设置的需求。

  应用Verilog硬件编程说话集合DDS本事,操纵FPGA器件强健的硬件成效,提升了编造集成度,杀青了输出信号相对带宽宽、安静性好;其相位累加器正在必定编造时钟和累加器位宽要求,输出信号判袂率越幼,频率限定字的传输光阴以及器件响当令间都很短,使输出信号频率切换光阴较短,磁滞回线对工业坐褥拥有哪些首要道理?-磁滞曲线可能到达ns级,且频率变更时,相位保留连结,编造采用闭环限定,励磁电流输出精度高,调治速率疾。对磁性质料丈量仪所条件的励磁信号源而言,本计划不只知足完全本事目标,况且集成度高、体积幼、明显地下降了本钱。

地址:广东省广州市天河区88号    座机:400-123-4567    手机:13988999988
金沙国际官网_21877.com_金沙赌城手机版|首页    技术支持:    ICP备案编号:陕ICP11237890号-1网站地图 | xml地图